[1]田志东,朱明程.一种全搜索块匹配算法的FPGA实现及其应用[J].深圳大学学报理工版,2006,23(2):133-136.
 TIAN Zhi-dong and ZHU Ming-cheng.Implementation of a full search block matching algorithm using FPGA[J].Journal of Shenzhen University Science and Engineering,2006,23(2):133-136.
点击复制

一种全搜索块匹配算法的FPGA实现及其应用()
分享到:

《深圳大学学报理工版》[ISSN:1000-2618/CN:44-1401/N]

卷:
第23卷
期数:
2006年2期
页码:
133-136
栏目:
土木建筑工程
出版日期:
2006-04-30

文章信息/Info

Title:
Implementation of a full search block matching algorithm using FPGA
文章编号:
1000-2618(2006)02-0133-04
作者:
田志东朱明程
深圳大学信息工程学院,深圳 518060
Author(s):
TIAN Zhi-dong and ZHU Ming-cheng
College of Information Engineering, Shenzhen University, Shenzhen 518060, P. R. China
关键词:
全搜索块匹配 现场可编程逻辑门电路 实时压缩
Keywords:
full search block matching algorithm field program gate array real-time compression
分类号:
TP 391
文献标志码:
A
摘要:
研究一种全搜索块匹配的脉动阵列结构 , 将该结构的全搜索块匹配算法在赛林思 V irtex- Pro 系列现场可编程逻辑门电路 ( 简称 FPGA) 上综合并实现 , 给出在 FPGA 上实现该算法的面积使用和最高工作频率等结果 . 该结构可用于低码率的实时压缩应用 , MPEG-2. 其最大特点在于可以在运动距离的最大值范围内任意设定运动距离 P , 同时搜索区域可以是长宽任意值的区域 .
Abstract:
A full search block matching algorithm of a systolic architecture was implemented in RTL level VHDL for low bit rate video compression applications. This implementation was synthesized for Xilinx FPGA family , Vitex2 - Pro. The results of area occupation and maximum operating frequency are presented. This architecture is able to be applied in a real - time low bit rate application. Furthermore , there are three parameters in the implementation controlling the range of search area.
更新日期/Last Update: 2015-06-26